Logique en mode courant - Current-mode logic

La logique en mode courant ( CML ), ou logique à couplage de source ( SCL ), est un style de conception numérique utilisé à la fois pour les portes logiques et pour la signalisation numérique au niveau de la carte des données numériques .

Le principe de base du CML est que le courant d'un générateur de courant constant est dirigé entre deux chemins alternatifs selon qu'un zéro logique ou un un logique est représenté. Typiquement, le générateur est connecté aux deux sources d'une paire de FET différentiels, les deux chemins étant leurs deux drains. Les équivalents bipolaires fonctionnent de la même manière, la sortie étant prise sur les collecteurs des transistors BJT.

En tant qu'interconnexion différentielle de niveau PCB, elle est destinée à transmettre des données à des vitesses comprises entre 312,5 Mbit/s et 3,125 Gbit/s sur des cartes de circuits imprimés standard .

Régime de résiliation CML

La transmission est point à point, unidirectionnelle, et se termine généralement à la destination avec des résistances de 50 Ω à V cc sur les deux lignes différentielles. Le CML est fréquemment utilisé dans les interfaces avec les composants à fibre optique. La principale différence entre CML et ECL en tant que technologie de liaison réside dans l'impédance de sortie de l'étage pilote : et donc l'impédance du réseau pull up/down (généralement 50 ohms résistif) est l'impédance de sortie effective. Avoir une impédance d'entraînement qui est plus proche de l'impédance caractéristique de la ligne entraînée réduit considérablement la sonnerie indésirable.

Les signaux CML se sont également avérés utiles pour les connexions entre les modules. CML est la couche physique utilisée dans les liaisons vidéo DVI et HDMI , les interfaces entre un contrôleur d'affichage et un moniteur.

De plus, CML a été largement utilisé dans les systèmes intégrés à grande vitesse, tels que les systèmes de télécommunication tels que : les émetteurs-récepteurs de données en série, les synthétiseurs de fréquence.

Opération

Le fonctionnement rapide des circuits CML est principalement dû à leur oscillation de tension de sortie plus faible par rapport aux circuits CMOS statiques ainsi qu'à la commutation de courant très rapide qui a lieu au niveau des transistors à paire différentielle d'entrée. L'une des principales exigences d'un circuit logique en mode courant est que le transistor de polarisation de courant doit rester dans la région de saturation afin de maintenir un courant constant.

Puissance ultra faible

Récemment, le CML a été utilisé dans des applications à très faible consommation. Des études montrent que si le courant de fuite dans les circuits CMOS statiques conventionnels devient un défi majeur pour réduire la dissipation d'énergie, un bon contrôle de la consommation de courant des CML en fait un très bon candidat pour une consommation d'énergie extrêmement faible. Appelée subthreshold CML ou subthreshold source couplé logique (STSCL), la consommation de courant de chaque porte peut être réduite à quelques dizaines de picoampères.

Voir également

Les références

Liens externes