PACE National Semiconductor - National Semiconductor PACE
L'IPC-16A PACE de National Semiconductor , abréviation de "Processing and Control Element", a été le premier microprocesseur commercial à puce unique 16 bits , annoncé à la fin de 1974. Il s'agissait d'une implémentation à puce unique de leur IMP à cinq puces du début de 1973. -16 , elle-même inspirée du mini - ordinateur Data General Nova . À l'IMP-16 de base, PACE a ajouté un nouveau mode opérationnel, le "mode octet", qui était utile pour travailler avec des données 8 bits comme le texte ASCII .
Implémenté en pMOS , comme c'était courant à l'époque, il nécessitait trois tensions d'alimentation et une horloge externe avec suffisamment de signal pour piloter la logique interne. Celui-ci était normalement fourni par la puce STE. La plupart des systèmes PACE nécessitaient également la puce BTE pour convertir les signaux de tension interne plus élevés en niveaux TTL utilisés par le reste du système. Son adresse multiplexée et ses broches de données nécessitaient également une logique supplémentaire.
Bien que National Semiconductor ait conclu des accords de seconde source avec Signetics et Rockwell Semiconductor , aucune des deux sociétés n'a produit la conception PACE. Le PACE a été suivi par l' INS8900 , qui avait la même architecture mais a été implémenté en nMOS . Cette version a facilité l'interfaçage électrique et a également corrigé plusieurs bugs dans la logique PACE et augmenté la vitesse d'environ 50%.
La description
Physique
Le PACE était emballé dans un boîtier double en ligne (DIP) à 40 broches , à l'origine en céramique.
Comme elle était basée sur la logique pMOS , la série PACE nécessitait trois tensions d'alimentation, +5V, +8V et -12V. Le niveau +8V était normalement fourni à l'aide d'une électronique simple alimentée par la ligne +5V, réduisant ainsi la complexité de l' alimentation . La puce était normalement pilotée à l'aide d'une horloge externe de 750 nanosecondes (1,33 MHz) utilisant la puce System Timing Element, STE, pour produire des signaux de la force requise.
Comme il était basé sur un pMOS fonctionnant à trois tensions, l'interfaçage du système avec des dispositifs communs fonctionnant à des niveaux de +5V [logique transistor-transistor|TTL]] n'était pas anodin. Pour cette raison, les systèmes utilisant le PACE incluaient normalement un élément émetteur-récepteur bidirectionnel, BTE. Cela a fonctionné en conjonction avec le BTE pour produire un ensemble complet de signaux de bus à des tensions TTL qui pourraient ensuite être utilisés pour s'interfacer facilement avec la plupart des dispositifs contemporains comme SRAM . Cela nécessitait toujours des dispositifs utilisant l'adressage, comme la mémoire principale , pour verrouiller l'adresse entre les cycles.
Conception interne
L'IMP-16 de National Semiconductor avait été inspiré par le Data General Nova mais présentait un certain nombre de différences dans son ISA. Parmi ceux-ci figurait la gestion des quatre registres du processeur 16 bits . Dans le Nova, les deux premiers registres, AC0 et AC1, étaient des accumulateurs et utilisés pour la plupart des opérations arithmétiques et logiques de base.
Bien que le PACE fonctionnait à une vitesse d'horloge relativement rapide pour l'époque, l' architecture du jeu d'instructions (ISA) était implémentée à l'aide d'un microcode et le bus multiplexé nécessitait deux cycles pour chaque accès mémoire. En conséquence, une instruction typique prenait environ 12 à 30 microsecondes, ce qui en fait à peu près la même vitesse que les processeurs 8 bits contemporains comme l' Intel 8080 . Cela offrait toujours un avantage lorsque vous travailliez avec des données plus volumineuses, par exemple dans une bibliothèque à virgule flottante , car cette seule instruction pouvait traiter deux fois plus de données en une seule opération.
Remarques
Les références
Citations
Bibliographie
- IPC-16A PACE , Fiche technique National Semiconductor, Bitsavers (2018-01-06)
- Abramovitz, Bob ; Enger, Janice ; Ingraham, Curtis ; Jacobson, Susanna; McGuire, Patrick (1981). Manuel du microprocesseur Osborne 16 bits . Osborne/McGraw-Hill. ISBN 0-931988-43-8.