Titan (microprocesseur) - Titan (microprocessor)
| Architectures POWER , PowerPC et Power ISA |
|---|
| NXP (anciennement Freescale et Motorola) |
| IBM |
| IBM / Nintendo |
| Autre |
| Liens connexes |
| Annulé en gris , historique en italique |
Titan était une famille prévue de cœurs de microprocesseur 32 bits basés sur Power ISA conçus par Applied Micro Circuits Corporation (AMCC), mais a été abandonné en 2010. Applied Micro a choisi de poursuivre le développement du noyau PowerPC 400 à la place, sur un processus de fabrication de 40 nm .
Détails
Il a été conçu pour être la base des processeurs embarqués et des solutions de système sur puce (SoC). Tout en étant haute performance, atteignant des vitesses allant jusqu'à 2 GHz, il resterait extrêmement économe en énergie, ne consommant que 2,5 W par cœur . Là où il y a généralement un compromis entre les performances et la puissance, AMCC a utilisé la technologie Fast14 d' Intrinsity pour construire une conception de microprocesseur extrêmement efficace tirant parti de hautes performances combinées à une faible puissance et à une fabrication CMOS de 90 nm en vrac relativement bon marché . En utilisant des transistors NMOS et aucun verrou , la conception se traduit par une puce avec moins de transistors que la conception traditionnelle, réduisant ainsi les coûts. La conception permet des implémentations de SoC double cœur consommant moins de 15 W. Il y avait des plans pour des versions simple, double et quadricœur.
Le Titan avait un nouveau noyau superscalaire, en désordre 8-9 étages avec une nouvelle conception de cache CPU à trois étages . Les petits caches d'instructions 4/4 KiB et de données au "niveau 0" se trouvent avant que les 32/32 KiB L1 traditionnels mettent en cache jusqu'à 1 Mo de cache L2 qui sera partagé entre tous les cœurs (jusqu'à quatre). Le Titan était conforme à la Power ISA v.2.04 .
Implémentations
- APM 83290 - Les premières implémentations de la conception du noyau Titan, nom de code Gemeni . Deux cœurs de 1,5 GHz avec FPU , 512 Ko de cache L2 partagé, contrôleur DDR2, moteur de sécurité, DMA multicanal et moteur d'E / S pour Gigabit Ethernet, PCIe, USB, RapidIO et SATA. Il a commencé l'échantillonnage en octobre 2009 [1] . Le processeur est destiné aux applications de télécommunications et de plan de contrôle. Il est construit à partir de la fabrication CMOS en masse 90 nm de TSMC pour réduire les coûts. [2]