UNIVAC LARC - UNIVAC LARC
L' UNIVAC LARC , abréviation de Livermore Advanced Research Computer , est un ordinateur central conçu selon une exigence publiée par Edward Teller afin d'exécuter des simulations hydrodynamiques pour la conception d' armes nucléaires . C'était l'un des premiers supercalculateurs .
LARC prenait en charge le multitraitement avec deux processeurs (appelés Computer s) et un processeur d' entrée/sortie (I/O) (appelé Processor ). Deux machines LARC ont été construites, la première livrée à Livermore en juin 1960 et la seconde au bassin modèle David Taylor de la Marine . Les deux exemples n'avaient qu'un seul ordinateur , donc aucun LARC multiprocesseur n'a jamais été construit.
Les processeurs LARC ont été capables d'effectuer l'addition en environ 4 microsecondes, correspondant à une vitesse d'environ 250 kIPS. Cela en a fait l'ordinateur le plus rapide au monde jusqu'en 1962, date à laquelle l' IBM 7030 a remporté le titre. Le 7030 a commencé comme l'entrée d' IBM au concours LARC, mais Teller a choisi le plus simple Univac au lieu de la conception IBM plus risquée.
La description
Le LARC était un ordinateur central décimal avec 48 bits par mot . Il utilisait une arithmétique décimale codée bi-quinaire avec quatre bits par chiffre , permettant des nombres signés à 11 chiffres . Les instructions faisaient 48 bits, un par mot. Chaque chiffre de la machine avait un bit de parité pour le contrôle d'erreur , ce qui signifie que chaque mot occupait 60 bits (48 bits pour les données avec 12 bits pour le contrôle de parité ). La configuration de base comportait 26 registres à usage général et pouvait être étendue à 99 registres à usage général. Les registres à usage général avaient un temps d'accès d'une microseconde.
LARC pesait environ 115 000 livres (58 tonnes courtes; 52 t).
La configuration de base comportait un ordinateur et LARC pouvait être étendu à un multiprocesseur avec un deuxième ordinateur .
Le processeur est un processeur indépendant (avec un jeu d'instructions différent de celui de l' ordinateur ) et permet de contrôler 12 à 24 unités de stockage à tambour magnétique , quatre à quarante lecteurs de bande UNISERVO II , deux enregistreurs de pages électroniques (un appareil photo 35 mm face à une cathode- tube à rayons), une ou deux imprimantes à grande vitesse et un lecteur de cartes perforées à grande vitesse.
Le LARC utilisait des banques de mémoire centrale de 2500 mots chacune, abritant quatre banques par armoire mémoire. La configuration de base comportait huit banques de cœurs (deux armoires), 20 000 mots. La mémoire peut être étendue à un maximum de 39 banques de cœurs (dix armoires avec une banque vide), 97 500 mots. La mémoire centrale avait un bit de parité sur chaque chiffre pour la vérification des erreurs, ce qui donnait 60 bits par mot mémoire. La mémoire centrale avait un temps d'accès de 8 microsecondes et un temps de cycle de 4 microsecondes. Chaque banque fonctionnait indépendamment et pouvait commencer un nouvel accès dans n'importe quel cycle de 4 microsecondes lorsqu'elle n'était pas déjà occupée. En entrelaçant correctement les accès aux différentes banques, la mémoire pourrait supporter un temps d'accès effectif de 4 microsecondes à chaque accès (par exemple, l'accès aux instructions d'une banque de données dans une autre).
Le bus de transfert de données reliant les deux ordinateurs et le processeur à la mémoire centrale a été multiplexé pour maximiser le débit ; chaque cycle de bus de 4 microsecondes était divisé en huit tranches de temps de 500 nanosecondes :
- Processeur - instructions et données
- Ordinateur 1 - mode d'emploi
- Ordinateur 2 - données
- Synchroniseur d' E/S DMA - données
- Non utilisé
- Ordinateur 2 - mode d'emploi
- Ordinateur 1 - données
- Synchroniseur d' E/S DMA - données
Le système de mémoire centrale applique un système de verrouillages et de priorités pour éviter l'accès simultané à la même banque de mémoire par plusieurs sections du système (les ordinateurs , le processeur et le synchroniseur DMA d'E/S ) sans conflits ni blocages . Une banque de mémoire est indisponible pendant un cycle de 4 microsecondes après avoir été adressée par n'importe quelle section du système. Si une autre section tente d'adresser la même banque de mémoire pendant ce temps, elle est verrouillée et doit attendre, puis réessayer dans le prochain cycle de 4 microsecondes. Pour éviter les blocages et les délais d'attente dans le système d'E/S, les priorités suivantes sont appliquées :
- Synchroniseur d' E/S DMA - le plus élevé
- Processeur
- Ordinateur s - le plus bas
Si une section de priorité plus élevée est verrouillée dans un cycle de 4 microsecondes, lorsqu'elle essaie à nouveau dans le cycle de 4 microsecondes suivant, toutes les sections de priorité inférieure ne peuvent pas commencer un nouveau cycle sur cette banque de mémoire jusqu'à la section de priorité plus élevée. a terminé son accès.
Le LARC a été construit à l'aide de transistors à barrière de surface , qui étaient déjà obsolètes au moment où le premier système a été livré. Le LARC était un ordinateur très rapide pour l'époque. Son temps d'addition était de 4 microsecondes, le temps de multiplication était de 8 microsecondes et le temps de division était de 28 microsecondes. C'était l'ordinateur le plus rapide en 1960-61, jusqu'à ce que l' IBM 7030 prenne le titre.
Voir également
Les références
Lectures complémentaires
- Lukoff, Herman (1979). From Dits to Bits: Une histoire personnelle de l'ordinateur électronique . Portland, Oregon, États-Unis : Robotics Press. ISBN 0-89661-002-0. LCCN 79-90567 .
Liens externes
- Margaret R. Fox Papers, 1935–1976 , Charles Babbage Institute , Université du Minnesota. la collection contient des rapports, y compris le rapport original sur l'ENIAC, l'UNIVAC et de nombreux premiers rapports d'activité internes du Bureau national des normes (NBS) ; mémorandums et historiques du SEAC, du SWAC et du DYSEAC; instructions de programmation pour UNIVAC, LARC et MIDAC; évaluations et divulgations de brevets concernant les ordinateurs ; descriptions du système ; discours et articles écrits par les collègues de Margaret Fox.
- Modèle d'ordinateur automatique universel LARC
- Manuels et documentation du LARC